ради спортивного интереса заделайте это же в альтеру и скажите что получилось -;-) («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] ради спортивного интереса заделайте это же в альтеру и скажите что получилось -;-)

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено net 26 марта 2003 г. 16:33
В ответ на: Ради спортивного интереса на Xilinx другие показатели. 16 ячеек для CPLD. И 32 для FPGA. отправлено KA 26 марта 2003 г. 15:12

колво ячеек можно предсказать не делая проект для таких проектов
исходя из колва входов элементов

Составить ответ ||| Конференция ||| Архив

Ответы

Для этого мне MAX надо ставить! Внутри есть кусок лога. — KA (26.03.2003 18:05, 198 байт)
- зайдем с другой стороны -сколько входов в логическом элементе у выбранной вами микросхемы? — net (26.03.2003 18:56, пустое)
  - код AHDL после трансляции с VHDL. — KA (27.03.2003 01:02, 5217 байт)
    - Ответ: — SM (27.03.2003 09:54, 343 байт)
      - так это он для хилинкса делал - и просто код дал на ahdl - если я правильно понял чтото он не то ответил про параметры базовой ячейки - ведь все от нее зависит - попугаи они разные ;-) — net (27.03.2003 10:59, пустое)
  - 54 IN 18 OUT на одну. И цены сравнимы. — KA (26.03.2003 20:01, пустое)
    - тогда сравнение СОВЯСЕМ некорректное - у асех 4 входа — net (27.03.2003 09:45, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru