Отправлено misyachniy 24 марта 2003 г. 17:42 В ответ на: Но данные (при записи) выставляется синхронно с IRDY. Иначе (если бы они появлялись по IRDY & TRDY) не возможно было бы выдержать тайминги. отправлено SM 21 марта 2003 г. 23:37

Контроллер шины PCI в Intel(VIA, SYS, Nvidia думаю тоже) архитектуре тактируется удвоенной частотой шины. Данные меняются на одном такте,
cтробирование на другом.
Таким обрахом выдерживаются времена предустановки и удержания.
Ведь сигналы данных и управления должны добежать(оставатся стабильными) не только до разьема а еще и "внутрь" чипов на плате.
Кроме этого, если master не подготовил данные для обмена(при записи) или не готов принять данные(при чтении), то он не должен и начинать транзакцию.

• Ответ: Короче, если я правильно понял, то как только мастер выставил сигнал IRDY, то он сразу выставляет данные на шину в течении одного такта, недожидаясь ответа IRDY — Selya   (25.03.2003 09:45, пустое)
  • По TRDY он их снимает. И, если надо, выставляет новые, если burst продолжается. — SM   (25.03.2003 12:07, пустое)