Отправлено RomKa 19 марта 2003 г. 19:47

Пробую разобратся с "modular desing" в ISE 5.1. Почитал доку , нарисовал "TOP" проэкт на veriloge, c модулями в "виде черных ящиков". Прогнал "initial" фазу - все ОК. Разрисовал один из модулей внутри. Получилось ~1500 слайсов. Прогнал active фазу. Модуль успешно разместился и развелся. Создал PIM файл и при попытке объединить с "TOP" модулем получаю:
<< Reading NGO file "../TOP/TOP.ngc" ...
Reading component libraries for design expansion...
Loading design module "../PIM/M1/M1.ngc"...
ERROR:NgdBuild:76 - File "../PIM/M1/M1.ngc" cannot be merged into block "U8" (TYPE="M1") because one or more pins on the block, including pin "CLK_100", were not found in the file. Please make sure that all pins on the instantiated component match pins in the lower-level design block (irrespective of case). If there are bussed pins on this block, make sure that the upper-level and lower-level netlists use the same bus-naming convention.>> Причем псевдо pina с таким именем нет так как это ("CLK_100") гобал клок (BUFG)привязана на этапе initial в "TOP" модуле. Остальные имена и типы портов и цепей совпадают.
Что делат? Внутри модуля есть несколько подмодулей. Обязательно ли сохранять имя ("CLK_100") цепи одинаковым во всех подмодулях?