Отправлено pogorily 11 февраля 2003 г. 12:56 В ответ на: Никто не делал схему на нескольких FPGA и общей шареной SDRAM? Как лучше ее тактировать и соединять с FPGA для наилучшей производительности (чтение/запись в burst mode)? отправлено Alecson 10 февраля 2003 г. 19:14

Частота 108 Мгц, ПЛИС EP1K50SQC208-2. Еле-еле проходит по скорости (основной тормоз - прием данных в ПЛИС, триггер в IOСELL задействован под вывод данных, поэтому сетап не слишком хороший). Да, конечно, все выходные сигналы на SDRAM через триггера в IOCELL.
Работает стабильно, надо реализовать режимы работы согласно дейташиту на SDRAM - возни много, но ничено принципиально трудного.
Тактировалось все от одного генератора через размножитель синхроимпульсов типа CDCV304 (TI). К одному входу подключался 1 тактовый вход ПЛИС или тактовые входы двух SDRAM.

Для работы нескольких ПЛИС на одну SDRAM - несколько сложнее логика работы, но главная проблема - чисто физические эффекты в линиях связи, которые при нескольких ПЛИС не сделаешь достаточно короткими.