Отправлено Valeri 08 февраля 2003 г. 15:20 В ответ на: Ответ: Знать бы где упасть.... отправлено ФИ 07 февраля 2003 г. 17:59

Так как надо выдавать результат на каждый клок, то последовательные (побитовые) умножители не годятся. Остаются параллельные. Мой опыт показывает, что конвейер длиннее 5 тактов для 16 разрядов или 4 тактов для 12 разрядов делать смысла нет. Дальше скорость уже не растет. Для Альтеровских чипов типа ACEX или APEX KE скорость в 166 МГц (6 нс) недостижима даже для знакового умножителя размером 12х12.
Про Actel ничего сказать не могу, т.к. с ним не работал.
Если все же надо выдавать результат каждые 4 нс, то можно зарядить два умножителя в параллель, данные на них подавать поочередно с пониженной в два раза частотой, а результат забирать на каждом клоке.

Для Альтеры практическая реализация умножителя очень проста - надо использовать мегафункцию LPM_MULT.

Валерий Серебрянский.

• Неисповедимы пути господни... — ФИ   (10.02.2003 18:14, 145 байт)
• Теоретическая часть реализации умножителей в FPGA — Valeri   (08.02.2003 15:25, 97 байт, ссылка)