Отправлено дядя Федя aka yes 01 февраля 2001 г. 15:19 В ответ на: Что то Foundation 2,1 меня потихоньку бесить начинает (+) отправлено ДM 01 февраля 2001 г. 14:48

то есть что-бы это было синтезируемо (судя по названиям сигналов в триггер или защелку), внутри должно быть описаны IF-ы со всякими (clk'event)

без 'event обычно комбинаторная логика получается (но там тоже есть ограничения)

совет - изучайте Verilog - гораздо проще написать синтезируемый код :-)

но опять же может это ограничения Фаундейшна - покажите всю конструкцию

• Вся конструкция — ДM   (01.02.2001 16:11, 2019 байт)
  • Ответ: — John   (27.04.2004 03:28, 87 байт, ссылка)
  • Это не C или Pascal, это HDL, который реализуется не в регистрах и в ячейках памяти, а с помощью простой логики, а для FPGA, с помощью существующей внутренней структуры! — AlexP   (01.02.2001 21:58, пустое)
  • разъяснения.... — Навзничь   (01.02.2001 20:21, 918 байт)
    • Базара нет, я слабо разбираюсь в VHDL, тем более что болшьшую часть жизни(+) — ДM   (02.02.2001 09:19, 239 байт)
      • Ответ: Посмотрите почту — Навзничь   (02.02.2001 12:50, пустое)
  • Ответ: Вот этот кусман не синтезируется никак. См. — Навзничь   (01.02.2001 18:09, 74 байт)
  • не - сложно слишком :) - что это должно быть? — дядя Федя aka yes   (01.02.2001 16:54, 206 байт)