[an error occurred while processing this directive]
|
в АЗИКе я бы делал дерево сумматоров с сохранением передоса (CSA) и в конце какойнибудь полный сумматор,
но из-за предопределенной структуры FPGA (например заманчиво было бы LUT в качестве кусков регистра использовать) - какие-то хитрости сильно помогут?
и еще трассировка такой структуры наверно потребует запаса по ресурсам
я бы хотел какую-нибудь оценку услышать, тулзов и времени у меня нет, а понять можно ли это сделать нужно.
E-mail: info@telesys.ru