[an error occurred while processing this directive]
Если нетрудно, пример! (-)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Alesandro
17 декабря 2002 г. 14:36
В ответ на:
Переходите на Verilog, там нет таких извратов. Там своих хватает, еще круче этих!
отправлено Pashka 17 декабря 2002 г. 14:18
Составить ответ
|||
Конференция
|||
Архив
Ответы
Пожалуйста...
—
Pashka
(17.12.2002 16:27, 1150 байт)
Согласен только с тем, что машину состояний писать на верилоге кривовато, но по другой причине - надо описывать несколько always для разных целей. Вот на AHDL (альтеровском) тоже самое делается конечно проще. Остальные минусы верилога надуманные, особенно что VHDL более удобочитаем.
—
Озадаченный
(17.12.2002 17:14,
пустое
)
Да, и еще минус верилога (натолкнулся недавно): не понятно как сделать условную компилляцию в зависимости от значения параметра. Опять же в AHDL это делалось элементарно.
—
Озадаченный
(17.12.2002 17:21,
пустое
)
Ответ: а `define и `ifdef чем не устриивают?(-)
—
Alesandro
(17.12.2002 17:59,
пустое
)
А как интересно можно через `ifdef определить именно ЗНАЧЕНИЕ параметра? Например, если PAR = 1, то одно компилим; если PAR = 3, то другое. Как?
—
Озадаченный
(18.12.2002 21:03,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru