[an error occurred while processing this directive]
Озадачился условной компилляцией Verilog-а (Xilinx). Как в зависимости от значения параметра компилить разные строки? Возможно ли это? Определен/нет не достаточно. Надо для варианта reg на 1 бит или много.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
info@telesys.ru
