[an error occurred while processing this directive]
|
Я схемным вводом просто давно не пользовался...
Основные проблемы бывает такая:
Некорректное тактирование триггеров. Если на вход С триггера подан результат каких-либо логических операций (например OR сигнала WR и сигнала с дешифратора адреса), то из-за образующихся внутри ПЛИС глитчей будут производиться левые записи в регистр. Правильное решение в этом случае - подать WR в чистом виде на тактовый вход, а на вход разрешения записи - сигнал с дешифратора адреса. При этом обязательное условие - сигнал WR должен быть "чистым" от глитчей. Если же WR имеет сам в себе глитчи - то выход один - подать на тактовый вход триггеров тактовую процессора, а смесь из WR и дешифратора - на вход разрешения.
Не знаю, есть ли у 74374 вход разрешения отдельный, если нет - используй элемент с названием "DFFE". Это один D-триггер с входом разрешения записи.
E-mail: info@telesys.ru