[an error occurred while processing this directive]
|
"А насчет того, что "описания на языках низкого уровня работают быстрее (лучше компилируются)", то, имхо, это зависит от того, чем проект синтезировался (и насколько хороша технологическая библиотека синтезатора).", да, но увы у Альтеры компилятор VHDL весьма вяловатый... А что касается синтаксиса AHDL наверное не сложнее Veriloga, чем-то паскаль напоминает...
Я просто последнее время слегка задумался над методологией проектирования применительно именно к ПЛИС (увы без последующего перехода в БМК или ASIC) - после определенного опыта работы стали сомнения терзать - ведь супостаты вовсю уже подошли к SOC, а мы пока не тянем полноценное сквозное проектирование - кадров мало.
А что касается коллективной работы, имхо, это от организации работы и частично от софта зависит - вот мы наплодили ряд отработанных типовых решений и применяем - для пользователя функция - черный ящик...
E-mail: info@telesys.ru