Отправлено Holo1 18 октября 2002 г. 17:06

В схемном редакторе рисую простую схему из 2 счетчиков CB16CE, каскадирую их TC-CE.
На TC последнего цепляю PIN (out)
MAP ругает страшными словами:
ERROR:Pack:679 - Unable to obey design constraints (MACRONAME=I_Q0_1,
RLOC=R0C0.S0) which require the combination of the following symbols into a
single SLICE component:
FLOP symbol "xlxi_25/i_q0/i_36_35" (Output Signal = xlxi_25/q<0>)
FLOP symbol "xlxi_48/i_q0/i_36_35" (Output Signal = xlxi_48/q<0>)
The clock enable signals don't agree. Please correct the design constraints
accordingly.

Если счетчики не каскадировать, то все работает ок...

• А ты для какого семейства пишиш? — KA   (20.10.2002 13:08, пустое)
  • Spartan 2 . проверял на Virtex - аналогично... вообще эта ошибка повторяется если использовать 2 одинаковых счетчика.... — Holo1   (20.10.2002 18:06, пустое)
• Уточняю: ERROR:Pack:679 появляется, когда я вставляю два cb2ce. если один CB2CE заменить на CB2CE, то все работает... — Holo1   (18.10.2002 20:29, пустое)
  • Заменить на CB4CE, опечатка ... Ну помогите кто нибудь! Ну тупняк у меня :-(( — Holo1   (20.10.2002 03:26, пустое)