[an error occurred while processing this directive]
|
Есть следующая проблема при организации Master Burst Read (контроллер PLX 9054) из PCI Memory: после запроса REQ на следующем же такте получаем Grant, но вот после этого сигнал READY от PLX становится активным только после очень длительной задержки, которая как-то зависит от длины передаваемых данных (например, при организации чтения 16 слов имеем задержку в получении READY 32 такта, при чтении 32 слов - уже 56 тактов, при 1Кслове - 1664 такта на получение READY!). После того, как READY стал активным, идет нормальный Continiuos Burst без всяких задержек - на каждое слово при передаче тратится один такт. ВНИМАНИЕ, ВОПРОС: почему возникает такая задержка с получением Ready?
P.S. При Master Burst Write все проходит нормально, т.е. Ready получается без всяких задержек.
E-mail: info@telesys.ru