Отправлено Shpack 11 сентября 2002 г. 15:58 В ответ на: ЕЩЕ ПРО PCI!!! - Кто может ПОДРОБНО нарисовать временнЫе диаграммы - например где именно происходит спад #FRAME - когда clk = 1или непосредственно перед фронтом, аналогично для остальных сигналов. Интересует самый простой пример - 8-и битный обмен по портам ВВ. отправлено Shpack 11 сентября 2002 г. 09:47

все начинается когда clk = 1
- падает FRAME
- выставляется адрес с CBE (например на чтение)
- фронт CLK
- выставляется devsel, TRDY и данные
- спад CLK
- выставляется IRDY (кстати он выставляется без задержек на 1 такт CLK, т.е. на него можно плевать или когда как?)
- фронт CLK
- убирается devsel, TRDY, снимается FRAME(или он снимается сразу после адреса, т.к. в доке сказано, что последний такт передачи данных происходит с IRDY, но без FRAME)
- спад CLK

ТО ЕСТЬ ДЛЯ ПЕРЕДАЧИ ДАННЫХ ПО ПОРТУ ВВ/ВЫВ ТРЕБУЕТСЯ ТОЛЬКО 2 ТАКТА
CLK - И ЭТО ВСЕГДА ТАК, И НИКАКИХ ТАКТОВ ЗАДЕРЖЕК НЕ БЫВАЕТ (ЕСЛИ КОНЕЧНО УСТРОЙСТВО САМО НЕ ВЫСТАВИЛО)

ДРУГИМИ СЛОВАМИ - ПОЛУЧИТЬ 12МБ/С ПРИ 8-И БИТНОМ ОБМЕНЕ (33/2 =~ 12)
ЭТО ВСЕГДА РЕАЛЬНО

PS: Вопросы начал задавать после прочтения "самый простой интерфейс для PCI", только хочу запихать его в 8282 вместе с сопутствующей нужной мне логикой

• Ответ: прямо по спецификации : — Alexank   (11.09.2002 17:59, 713 байт)
  • то есть не морочить людям голову и делать STATE MACHINE со следующими состояниями: — Shpack   (12.09.2002 10:55, 455 байт)
    • Ответ: да, только... — Alexank   (12.09.2002 19:51, 145 байт)