Отправлено -=Sergei=- 11 сентября 2002 г. 12:58 В ответ на: Как в ActiveHDL на VHDL поставить двухпортовую память от Xilinx ? отправлено TIMS 11 сентября 2002 г. 11:52

1. Меню Tools -> IP Core Generator.
2. В новом окне выбрать раздел RAM, ROM итп
3. Задать параметры для памяти (в Vendor Name выбрать Xilinx или Virtex BRAM, в типа выбрать дуал) все остальное по усматрению.
4. Сгенерить.
5. В дереве файлов проекта появится новая папка с IP CORE. Где будет лежать VHDL описание компанента.
6. Используйте его как любой другой компанент :)

• Спасибо ! — TIMS   (18.09.2002 10:52, пустое)
• А где Вы взяли 5.1? — P_Andrey   (11.09.2002 14:45, пустое)
  • Тут — -=Sergei=-   (11.09.2002 15:09, 111 байт)
    • Ответ: P_Andrey Огромное вам спасибо уже качаю :) — jackal   (11.09.2002 18:48, пустое)