Разработка, производство и продажа радиоэлектронной аппаратуры
|
Требуется программист в Зеленограде - обработка данных с датчиков; ColdFire; 40 тыс.
e-mail: jobsmp@pochta.ru
|
А наблюдения такие:
1. При питании банка от 3,3В уровни LVDS_25 FPGA Virtex5 воспринимает. В описании в виде сноски сказано, что при работе на вход по стандарту LVDS_25 FPGA получает питание от Vccaux, который равен 2,5В.
Т.е. непонятно - нужно принимать меры к этому и подавать на банк питание от Vccaux или есть встроенная фича и оно само...
2. При конфигурации диф. пинов на вывод по стандарту LVDS_25, питании банка от 3,3В и подключенном терминирующем резисторе на экране осциллографа наблюдаем адекватный LVDS_25. Даже точка пересечения лежит на уровне 1,3В %)
В описании на этот случай прямо указано использовать в качестве Vcco напряжение 2,5В.
Исправляем первую ревизию схемы.
Составить ответ | Вернуться на конференцию.
Ответы
- Ответ: - ++ (18.06.2009, 09:36:35 10.0.1.115,212.45.31.226, пустое, ссылка)
- Спасибо. - Сергей Ильченко (18.06.2009, 11:39:12 93.81.249.212, пустое)