Здравствуйте. такой у меня вопрос по vhdl ---> ++ («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Разработка, производство и продажа радиоэлектронной аппаратуры

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

Отправлено Евгений_2 05 июня 2009, г. 12:35

я пишу :
if rising_edge (clk) then
x <= (x1 + x2) * y1;
end if;

будет ли данная конструкция выполнена за один такт частоты или нет?

Виполнится за один такт. - Boroda (12.06.2009, 14:42:50 92.114.155.49, пустое)
Да. - sda (05.06.2009, 13:15:10 193.108.38.63, пустое)