допускающий подключение к выходной шине wire меньшей разрядности? Или обязятельно необходимо подключать к выходу 64_бит_wire, и неиспользуемые 4 бит этой шины оставить не подключенными ни к одному входу?
Как в таких случаях лучше выразиться на языке verilog?