1) "Если у вас синхронный дизайн, ...
то квартус сам скажет, если что-то не будет успевать"
Дизайн синхронный, но откуда Quartus знает, для чего мы
выставили адрес и что данные на шину должны прийти через
определенное время (зависящее от скорости памяти)?
Кроме того сигнал WR не является прямым выходом регистра (как
все остальные) так как внутренняя частота проекта тоже 100МГц,
и у WR него есть еще и разрешение ("тактовый" AND
"выход внутреннего регистра" ).
(Память-то ВНЕШНЯЯ)

2) "моделсим" - как дословно называется и где стянуть?