Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Программируемые логические схемы и их применение»
Не понял. Зачем 2..3 такта? Поставили адресс данные, записали. Поставили адресс/сингал чтрения, на следующем такте (для 8нс прочитали)
Отправлено
Artem-1.6E-19
12 января 2009 г. 13:26
В ответ на:
FPGA и асинхронная память
отправлено пользователем
Dmitry
12 января 2009 г. 13:18
2. Какой внутренний контроллер?
3. У вас синхронный дизайн?
ПО вопросам.
1). Если у вас синхронный дизайн, и задана тактовая в к примеру 100 мегагерц, то квартус сам скажет, если что-то не будет успевать.
2). В моделсиме со СДРАМом можно было.
Составить ответ
|
Вернуться на конференцию.
Ответы
Ответ:
-
Dmitry
(12.01.2009 13:44:13
192.168.1.36,80.252.139.146
, 630 байт)
Ответ:
-
Artem-1.6E-19
(12.01.2009 13:58:14
127.0.0.1,212.115.235.8
, 476 байт)
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
к трём прибавьте 5:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru