Разработка, производство и продажа радиоэлектронной аппаратуры
|
Требуется программист в Зеленограде - обработка данных с датчиков; ColdFire; 40 тыс.
e-mail: jobsmp@pochta.ru
|
FPGA и асинхронная память
Отправлено
Dmitry 12 января 2009 г. 13:18
К Cyclone требуется подключить внешнюю статическую память (8-10 нс),
работающую на частоте 100 МГц (запись и чтение, с запаздыванием на
2-3 такта, разумеется, без запаздывания вероятно не получится).
Выводы произвольные, не обязательно от внутреннего контроллера
памяти (неудобно разбросан, плохо разводить).
Раньше подобное уже делал, приходилось постоянно моделировать в
симуляторе, чтобы не нарушались задержки и отношения между
управляющими сигналами, адресом и данными.
- Собственно вопросы.
1) Моделировать надоело, хочется чтобы компилятор сам все проверял,
как и для внутренней синхронной логики. Какие ограничения и
где задать ( в Quartus 7.2 ) ? Или, например, ссылка на пример.
2) Возможно ли делать симуляцию с имитацией внешних устройств
(той же памяти, например, с предустановленными данными)?
В некоторых случаях, пока нарисуешь все сигналы, опухнуть можно.
Составить ответ | Вернуться на конференцию.
Ответы
- Конечно можно для этого должна быть модель память и среда скажем ModelSim, модель памяти можно самому написать скажем на HDL у не которых производителей модели есть готовые. - PeterD (12.01.2009 13:42:40 89.232.124.84, пустое)
- Не понял. Зачем 2..3 такта? Поставили адресс данные, записали. Поставили адресс/сингал чтрения, на следующем такте (для 8нс прочитали) - Artem-1.6E-19 (12.01.2009 13:26:10 127.0.0.1,212.115.235.8, 294 байт)
- Ответ: - Dmitry (12.01.2009 13:44:13 192.168.1.36,80.252.139.146, 630 байт)
- Ответ: - Artem-1.6E-19 (12.01.2009 13:58:14 127.0.0.1,212.115.235.8, 476 байт)