module latch (G, D, Q);
input G, D;
output Q;
reg Q;
always @(G or D)
begin
if (G)
Q <= D;
end
endmodule

Я вижу много причин не закладываться на откуп синтезатора.