Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Программируемые логические схемы и их применение»
подскажите в чем я не прав: +
Отправлено
Евгений_2
20 ноября 2008 г. 14:02
entity....
is port(a:in std_logic_vector(7 downto 0),
b:out std_logic_vector(7 downto 0))
architecture
begin
constant c:integer := 5;
shared variable q:integer;
shared variable w:integer;
process
begin
q:=to_integer(a);
w:=c * q;
...
компилятор ругается на q:=to_integer(a);
но ведь это стандартная функция преобразования типов
Составить ответ
|
Вернуться на конференцию
Ответы
а библиотека?
-
V61
(20.11.2008 14:22:42
,91.197.144.54
, 437 байт)
простите, а есть ли еще другие решения этой задачи, например без преобразования типов или еще что нибудь?
-
Евгений_2
(20.11.2008 14:41:32
159.93.216.26
,
пустое
)
какой задачи?
-
V61
(20.11.2008 14:50:55
,91.197.144.54
, 166 байт)
а умножение на отрицательное число?
-
Евгений_2
(20.11.2008 15:06:13
159.93.216.26
,
пустое
)
a <= signed(b)*signed(c)
-
V61
(20.11.2008 15:58:53
,91.197.144.54
, 59 байт)
пакет ieee numeric.std
-
Евгений_2
(20.11.2008 14:30:21
159.93.216.26
,
пустое
)
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
поделите 6 на два:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru