т.е. если clk=10МГц - указать -divide_by 20. Но лучше тактировать всю схему от одной частоты (clk), поставив синхронизаторы на асинхронные входы. Насчёт задержки в пол-периода clk - непонятно, про какую задержку идёт речь. Если про -waveform { 0.000 5.000 } - это не задержка, а описание скважности тактовой частоты.