Для ксалинкса сгенерил двухпортовую память. Мне было необходимо на каждый байт разрешение записи. В сгенеренном разрешение записи на весь порт. Поменял .C_WEA_WIDTH(4) . Синтез прошел, а далее матюгается:

ERROR:NgdBuild:604 - logical block 'module62/dcc_rs/resive/memory' with type
'DCC_Rx_Ram' could not be resolved. A pin name misspelling can cause this, a
missing edif or ngc file, or the misspelling of a type name. Symbol
'DCC_Rx_Ram' is not supported in target 'virtex2p'.

Я бы разобрался-но надо срочно. А пока я на обед :) Надеюсь на помощь