set_input_delay это уже описание на уровне системы. Так как показывает не явные ограничения на setup/hold, а ограничение внешней по отношению к FPGA части системы. Это и есть суть. Если бы Вы описывали через set_max_delay - другое дело. А set_input_delay указывает именно значение из даташита АЦП. А вообще SDC это как бы стандарт на констрейны, и не более того. А окно задайте корректно, через set_clock_uncertainty для adcstb.