щас вынимательно перечитал AN348, там используется фазосдвигающая цепочка, имеющаяся только на DQS-ах, которая сдвигает DQS и подает в глобальную клоковую сеть, задержка в которой так соответствует задержке сигнала от IO того же банка до LE с триггером, что корректно выполняются требования по Tsu/Th для DDR. А про другие циклоны просто не знаю. Смотри рисунок 5, там есть "DDS [b]local[/b] bus"