С помощью Simulinc HDL coder перевожу моделать из Матлаб Симулинк на язык VHDL, затем вставляю в QUARTUS. При компиляции ошибка: primary unit "symmetric_fir" already exists in library "work"

Подскажите пожалуйстя из-за чего такое может быть?

Вот объявление библиотек:

LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;

ENTITY symmetric_fir IS <---------- Ошибка в этой строчке.
PORT( clk : IN std_logic;
reset : IN std_logic;
clk_enable : IN std_logic;
x_in : IN std_logic;

...........

END symmetric_fir;


ARCHITECTURE rtl OF symmetric_fir IS