MAX-II, Q 7.1
вставил шаблон True Dual Port RAM with dual clocks
пока пользовал половину А все хорошо, как токо подал отдельную тактовую на часть B, стала ругацо , что мол
Error: Cannot synthesize dual-port RAM logic "Ram2Port_2Clock:Ram2Port_2Clock|ram"
когда щелкаю по ошибке то перебрасывает в исходник этой двухпортовой памяти на строку описания самой памяти
reg [DATA_WIDTH-1:0] ram[2**ADDR_WIDTH-1:0];
если подать синхру А еще и на В , то все нормально.
пробовал через wire - все равно не хотит :(
в чем затык?