Есть 2 входа. По одному заходят такты (вход - НЕ глобальный клок), а по другому - данные.
Такты идут на тактирование сдвигового регистра, а данные - соответственно на вход данных.

Что нужно create_clock, это я понял.
А как ему объяснить, что данные должны доползать до входа сдвигового регистра с задержкой не более чем?
Или может быть (клок не глобальный) нужно затребовать одинаковое время прихода сигналов с обеих входов на соотв. узел?