Вопрос по Verilog (+) («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Разработка, производство и продажа радиоэлектронной аппаратуры

| Карта сайта | Пишите нам | В избранное

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

Вопрос по Verilog (+)

Отправлено Maksim Z. 21 августа 2007 г. 18:48

(Квартус 7.1)

Можно ли как-нибудь в самом тексте верилоговского описания дать указание посадить на глобальную линию тот или иной клок ? Или это делается только в настройках синтеза ?

К примеру, есть вторичный клок, полученный делением основного. Как его сделать глобальным и как проверить, что он действительно посажен на глобальную линию ?

Составить ответ | Вернуться на конференцию

Ответы

можно. (+) — SM (24.08.2007 14:46:3 85.21.237.237, 121 байт)
- А это только в альтере сработает ? — Maksim Z. (24.08.2007 16:34:51 213.184.230.162, пустое)
  - Да, естественно. Все эти предопределенные в синтезаторе буфера и ячейки платформозависимы и в других ПЛИСах называются по-другому. — SM (24.08.2007 17:50:6 85.21.237.237, пустое)