Подключение DDR памяти к Virtex-II. («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

---

Отправлено Alexey_Ch 29 июля 2002 г. 11:54

Уважаемые соконфетники у меня возникло следующее затруднение. Необходим собственно subj, отсюда вопросы по согласованию цепей. Теоретически конечно надо ставить все необходимые согласующие резисторы и переходить на SSTL интерфейс, а практического опыта работы на таких частотах нет, да и смущает отсутствие такого согласования на отладочных платах. Возможно кто-то из присутствующих успешно решил такой вопрос. Да ддлинна всех сигнальных линий не превышает 7.5 см. Помогите пожалуйста советом, не дайте человеку сойти с ума.

• Сажали на LVTTL банк 3,3 В с подтяжкой линий к 1,25 В. Работает. — Alecsandro   (30.07.2002 10:41, пустое)
• Ответ: — Andrew Buckin   (29.07.2002 17:32, пустое, ссылка)
• Ответ: — Andrew Buckin   (29.07.2002 17:09, пустое, ссылка)
• Ответ: — Andrew Buckin   (29.07.2002 17:07, пустое, ссылка)
• U tebay tschto konkretno ne rabotaet? Iz voprosa ne aysno. U menay stoayt Rezistori. — Andrew Buckin   (29.07.2002 14:22, пустое)