о, это как раз то что надо. А то я пока в очень общих чертах представляю как это может выглядеть (+) («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Разработка, производство и продажа радиоэлектронной аппаратуры

| Карта сайта | Пишите нам | В избранное

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

о, это как раз то что надо. А то я пока в очень общих чертах представляю как это может выглядеть (+)

Отправлено IL-76 05 июля 2007 г. 13:41
В ответ на: Можно, и даже успешно. Самое приятное, что нормальная модель памяти даже ошибки показывает во времянках, причем не простые setup-hold, а и RAStoCAS delay violation etc. Также на этом этапе удобно внести посчитанные в Hyperlynx задержки на печатной плате - они существенно влияют. Если сильно надо, могу дать пример тест-бенча для совместной симуляции контроллера DDR и модуля DIMM. отправлено Doppler 05 июля 2007 г. 12:14

а можете кинуть на имейл?

i l 7 7 7 6 sоbаkа g m a i l dоt c o m

Составить ответ | Вернуться на конференцию

Ответы

Выслал. — Doppler (05.07.2007 16:19:58 83.85.132.107, пустое)
- Получил, большое спасибо! Буду изучать. — IL-76 (05.07.2007 16:52:59 82.135.195.129, пустое)