и, собственно, реализующий PnP. Этот target нормально воспринимается компом, но никаких полезных функций пока не делает. Второй проект - простой инициатор, не поддерживающий автоконфигурирования, т.е., никак не реагирующий на конфиг. запросы. Этот проект работает на старых мамках, а на новых ему отключают CLOCK. Надо объединить эти проекты. Но при попытке это сделать получается такая путаница, что становится страшновато. Как я думаю, есть два выхода. Первый - после завершения конфигурирования каким-либо образом загрузить в FPGA инициатора и удалить конфигуратор (у меня Xilinx). Второй - достоверно зная о том, что процесс конфигурирования завершился (опять же, как это узнать ? по битам, разрешающим дивайсу работать инициатором и отвечать на транзакции ?), выключить конфигуратор (предусмотреть соотв. Verilog - код) и работать только в режиме инициатора. А как сделать правильно ? Сорри за детский вопрос, но в Verilog'е я совершенный новичок ...