И поставить аналог вот этого вериложного (я vhdl не знаю до такой степени)
// synopsys parallel_case full_case