Verilog ??? («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Разработка, производство и продажа радиоэлектронной аппаратуры

| Карта сайта | Пишите нам | В избранное

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

Verilog ???

Отправлено PeterD 18 апреля 2007 г. 13:42

Пытаюсь сделать модуль, который по последовательному интерфейсу конфигурирует N количество регистров. Хочу сделать так организовать память 15xN (т.е. N слова) по клокам от МК предпологается принимать адрес регистра и данные. не получается с компилировать такую фичу:

mem_storeg[data_adrr_received[0:5]]=data_adrr_received[21:6];
где reg [15:0] mem_storeg [0:5]
,а в data_adrr_received[21:0]; данные которые Я получил плюс адрес.

ругается
part-select direction is opposite from prefix index direction
Чего регистр памяти не двунаправленый?

Составить ответ | Вернуться на конференцию

Ответы

Модуль целиком давай быстро, время пошло! Посмотрю где мой любимый Synplify ругнётся. — тот самый (18.04.2007 14:51:46 80.92.102.210, пустое)
- Да пожалуйста но все ОК мож ещо чего полезного люди умные скажут. — PeterD (18.04.2007 14:58:44 83.69.107.179, 2358 байт)
  - Ответ: — SAZH (18.04.2007 18:27:12 212.113.112.201, 38 байт)
    - Это сколько же будет 2 в 64-ой степени??! Никакой плисины не хватит. Помните легенду про (+) — тот самый (19.04.2007 14:54:58 80.92.102.210, 208 байт)
      - Ответ: 18446744073709 тонн - admin (02.06.2010, 12:47:49 62.33.92.107, 50 байт)
      - Ответ: — SAZH   (19.04.2007 15:01:47 212.113.112.201, 54 байт)
        
        Я смотрел. Мне кажется, что я прав. Но и вы тоже в плисах не ламер. Надо чтобы нас кто-нибудь третий и умный рассудил. — тот самый   (19.04.2007 16:05:22 80.92.102.210, пустое)
        
        Ответ: — SAZH   (19.04.2007 16:20:17 212.113.112.201, 331 байт)
        
        Не че не понял, как же если удалить три старших разряда адреса можно потом обращатся к старшим ячейкам памяти. — PeterD   (20.04.2007 10:15:28 83.69.107.179, пустое)
        
        Ответ: — SAZH   (20.04.2007 10:28:46 212.113.112.201, 66 байт)
        
        А понятно терь запись типа [15:0] mem_storeg [5:0] не означает что к Я чейкам памяти 16 разрядов Я буду одресоватся 6 разрядной шиной адреса. Спасибо. — PeterD   (20.04.2007 10:48:1 83.69.107.179, пустое)
        
        Синплифай рассудил. Вы полностью правы. Я невнимательно исходник смотрел. — тот самый   (19.04.2007 16:31:53 80.92.102.210, пустое)
        
        Я всю жизнь память коргенератором делал. — тот самый   (19.04.2007 16:33:41 80.92.102.210, пустое)
  - Вот это поправь и всё отсинтезится (+). — тот самый (18.04.2007 15:47:8 80.92.102.210, 653 байт)
    - Ответ: - ge (16.03.2009, 11:46:6 77.40.21.238, пустое, ссылка)
      - Ответ: - ge (16.03.2009, 11:46:16 77.40.21.238, пустое, ссылка)
        
        Ответ: - ge (16.03.2009, 11:46:31 77.40.21.238, пустое, ссылка)
    - Ага спасибо смешивать не буду.. — PeterD (18.04.2007 16:07:50 83.69.107.179, пустое)
Переведите правильно part-select direction is opposite from prefix index direction — Gate (18.04.2007 14:04:58 88.201.128.69, пустое)
- УПС:-) Только какая ему разница как связи разводить я ж не пытаюсь к одному входу два входа подсоединит. — PeterD (18.04.2007 14:12:39 83.69.107.179, пустое)
  - Два выхода хотел сказать простите. — PeterD (18.04.2007 14:13:19 83.69.107.179, пустое)