Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Программируемые логические схемы и их применение»
нарушение времянки при моделировании (если точнее то не нравится модели SDRAM)
Отправлено
yes
09 апреля 2007 г. 16:11
В ответ на:
А вот еще вопрос по моделсиму, что ему не нравится? (+)
отправлено omen 09 апреля 2007 г. 13:44
это надо исправлять, чтобы реальное устройство работало
Составить ответ
|
Вернуться на конференцию
Ответы
у нас обычно такое возникает, когда студент забыл `timescale или другим методом сообщить симулятору шаг времени
—
yes
(09.04.2007 16:13:10
87.236.81.130
,
пустое
)
Ответ:
-
ge
(16.03.2009, 11:52:53
77.40.21.238
,
пустое
,
ссылка
)
Ответ:
-
ge
(16.03.2009, 11:53:3
77.40.21.238
,
пустое
,
ссылка
)
(+)
—
omen
(09.04.2007 16:25:16
212.176.3.10
, 233 байт)
Ответ:
—
zlyh
(10.04.2007 17:19:39
194.186.73.110
, 292 байт)
эта может быть еще при RTL (без задержек моделировании), a модель памяти ожидает задержки.
—
yes
(09.04.2007 20:44:32
87.236.81.130
, 267 байт)
Квартусовский таймквест никаких проблем в это случае и не увидит(+)
—
Postoroniy_V
(09.04.2007 16:54:32
83.102.149.146
, 101 байт)
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 38:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru