Еще более структурированный уровень, чем gate array. Если Standard-Cell based ASIC требует изготовления ВСЕХ масок процесса, то gate array требует только выше CONT (включая его), а Structured - выше какого-то METALn. Итого чем меньше масок, тем меньше цена подготовки к пр-ву, но и тем хуже площадь (выше цена одного кристалла). Так как одно дело полностью свое расположение ячеек, другое - заранее понаделанные полевики, и третье - заранее понаделанные ячейки, выполняющие какую-то логику.
ЗЫ конкретный пример Structured Asic - это Altera Hardcopy.