[an error occurred while processing this directive]
Для LVDS ограничение по даташиту 402 МГц. Откуда 100
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
SM
16 октября 2006 г. 16:18
В ответ на:
на входе у PLL более 100 МГц? а разве так можно :-) миним 15 МГц макс 100 МГц!(-)
отправлено <font color=gray>BasicHDL</font> 16 октября 2006 г. 15:40
Составить ответ
|||
Конференция
|||
Архив
Ответы
да точно, ошибся от PFD input frequency 10 - 402.5 MHz(-)
—
BasicHdl
(16.10.2006 23:31
87.255.1.52
,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание