|
|
1. Разобрался с Reference clock. Из него делается клок приемника с другой стороны и я должен его использовать для синтеза клока передатчика (что и делаю). К моему приемнику Reference clock не обязан иметь отношение. Вообще, фазы клока данных и reference clock не оговариваются. Смысл его в том, чтобы FIFO приемника ответной части не переполнился и не опустел.
Спасибо за правильный вопрос!
2. Понял.
3. Имеет ли смысл помучаться и сделать выравнивание клока данных руками:
- IFDDRы тактируются глобальным клоком с выхода DCM (пусть называется clk_ddr), инверсия локальная
- клок со входной ножки идет на вход DCM и на вход IFD, который тактируется тоже clk_ddr
- выход с IFD, который захватывает клок данных используется для двигания фазы DCM, как это показано в упомянутом appnote.
?
|
|
