|
|
Ну вот тока что столкнулся еще с одной проблемой (аналогичной проблемы в альтере точно не было бы). Подскажите в чем причина "в решении данной задачи" :)
Генерил писиай 32 bit/66 MHz полдня (пока добрый человек не подсказал что нада поменять пробел на запятую) и сгенерил таки для XC2VP7 (хотя это я не считаю решением задачи-вот если бы сам писал бы модуль писиай-то согласен, что это решение задачи).
После выходных решил скомпилить- не проходит маппинг (синтез проходит) - пишет ругательные слова :
Mapping design into LUTs...
ERROR:LIT:163 - Virtex PCILOGIC macro PCILOGIC symbol
"PCI_CORE/PCI_LC/OUT_CE/MAGICBOX" (output
signal=PCI_CORE/PCI_LC/OUT_CE/HARD_CE) is an invalid component in Virtex2
architecture.
Errors found during logical drc.
Почитал-почитал (чтение мануалов-величайшее решение задач в ксалинксе :) ) и выяснил, что у виртексов вторых нету аппаратного PCILOGIC. И соответственно нада вручную править файл "cfg.v" сгенеренный для виртексов вторых!!! Ну замечательно! Хотя это и нада делать-но пока это не "решило задачу". Читаю дальше :)
Ну подскажите-разве это нормально? Или я чето глючу?
|
|
