Отправлено yurich 12 июля 2006 г. 19:10 В ответ на: "Путем чтения документации на CPLD/FPGA" - если читали - подскажите где. PLL использоваться не будет, частоты до 100 MHz. Допустим подаю сигнал на обычный вход --- логика --- обычный выход отправлено <font color=gray>Victor®</font> 12 июля 2006 г. 18:16

• 500 ns !? Вы с порядком не напутали? И если не в курсе - просьба не писать чушь всякую — Victor®   (13.07.2006 09:41 195.46.37.133, пустое)
  • Пардон , 500ps конечно — yurich   (13.07.2006 13:18 195.131.164.100, пустое)
    • Что, вобщем, тоже не шедевр — yurich   (13.07.2006 13:19 195.131.164.100, пустое)
      • только это допустимый входной джиттер - а это как раз шедевр ;-) — _   (13.07.2006 14:06 62.5.221.210, пустое)
        • Output jitter (peak to peak): 500ps. Входной такой же. — yurich   (13.07.2006 15:01 195.131.164.100, пустое)
          • это допустимые значения - а не джиттер микросхемы - я это видел и долго смотрел офигевши ;-) — _   (13.07.2006 15:14 62.5.221.210, пустое)
            • у нас нет осциллоскопа с анализом джиттера, но то что выдает Cyclone II было видно невооруженным глазом на осцилле с полосой 200МГц, особенно когда сравнивали со специальным малошумящим кварецом. приличный там джиттер у pll. — Electrovoicer   (13.07.2006 15:46 195.131.164.100, пустое)
              • разговор не о PLL а о выходах микросхем и элементов — net   (13.07.2006 21:09 85.140.71.245, пустое)
                • тьфу, точно (+) — Electrovoicer   (14.07.2006 09:43 81.222.218.161, 129 байт)
• Если бы были такие параметры - я бы их все в мусорку... — PicoDev   (12.07.2006 20:34 208.181.158.40, пустое)
• это вы чегойто напутали про 500нс - где вы такое взяли? — net   (12.07.2006 20:00 85.140.71.101, пустое)