Отправлено Iwan 28 июня 2006 г. 12:21 В ответ на: При грамотном построении схемы, по моему "п.1", проблем не возникает. Учите схемотехнику в ПЛИС. Или продолжайте плодить тактовые и танцевать с бубном вокруг глюков. отправлено SM 28 июня 2006 г. 12:11

остался один библиотечный компонент к которому я пририсовал входные/выходные пины. Компонент глючит, и сделан не в схемотехнике. Я попробовал нарисовать регистр на DFF компонентах: 32 триггера выход-> вход, клоки общие. Что ему ещё надо - я не понимаю.

• ГЛОБАЛЬНЫЙ КЛОК ему скорее всего надо. Разведенный в ПЛИС по глобальной линии. А у Вас наверное клок подводится через общую сигнальную разводку, что приводит к его перекосу. Чем навороченнее семейство ПЛИС, тем в большие нюансы ее внутренней схемотехнике придется вникать. — SM   (28.06.2006 12:36 195.225.131.186, пустое)
  • То есть П.Ж. и плату придётся переразводить? — Iwan   (28.06.2006 13:32 84.204.111.109, 311 байт)
    • Вы же сами сказали - что клок для этого регистра формируется делителем. Делитель что, снаружи что-ли? Даже если снаружи, кто Вам мешает его выход подсинхронизировать основным клоком? — SM   (28.06.2006 13:41 195.225.131.186, пустое)
      • Он от основного клока и работает. Я вообще выкидывал делитель и подавал — Iwan   (28.06.2006 14:01 84.204.111.109, 338 байт)
        • Ни в одном квартусе таких ошибок не было. Вы наконец-то ответите на вопрос - используется глобальный клок для тактирования этого регистра, или общая разводка? — SM   (28.06.2006 14:15 195.225.131.186, пустое)
          • Извините, — Iwan   (28.06.2006 14:30 84.204.117.48, 345 байт)
            • Вы отчет фиттера посмотрите. Какие ресурсы в части глобальных сигналов задействованы (+) — SM   (28.06.2006 14:42 195.225.131.186, 488 байт)

E-mail: info@telesys.ru