[an error occurred while processing this directive]
Прикрутить то 7.1 к Active-HDL6.2 получилось - синтез и имплеминтация проходит! Но диаграммы построить не получилось - сгенерённый файлик TIME_SIM.VHD не компилится!!!
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)