Ответ: (+) («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] Ответ: (+)

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено Fnutik 15 мая 2006 г. 15:46
В ответ на: Да! Ты один такой. Все остальные ксилинксисты - любители топов в схематике рисуют их в Активе. отправлено druzhin 15 мая 2006 г. 15:37

просто никогда не делал файл на verilogе - топовым; они все у меня подключаемые. и сейчас даже не представляю как в к топовому на верилоге подключить корку. в схематике это проще простого-то. вот опять напрягаться надо, а времени то нету.

Составить ответ ||| Конференция ||| Архив

Ответы

А в System Verilog подключать корки можно попроще, чем в верилоге 2001. — druzhin (15.05.2006 16:08 80.92.102.210, пустое)
- Ответ: (+) — Fnutik (15.05.2006 16:12 82.211.136.12, 143 байт)
  - Ответ: — SAZH (15.05.2006 16:15 212.113.112.201, 994 байт)
    - Да. Всё просто. — druzhin (15.05.2006 16:20 80.92.102.210, пустое)
      - Ответ: — SAZH (15.05.2006 16:33 212.113.112.201, 71 байт)
        
        Quartus 6 — SAZH (15.05.2006 16:33 212.113.112.201, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание

E-mail: info@telesys.ru

Ответы

Отправка ответа