[an error occurred while processing this directive]
|
здесь идет анализ 11-го (начиная с нуля) бита слова rega. Если он "0", то следовательно число положиетльное и проходит без изменений. Если "1", но преобразуем отрицательное число в положительное. Так вот что-то не получается, хотя компилятор ошибку не выдает (делаю на Xilinx'е). Ниже код блока анализа.
always @(posedge _4MHz)
begin
if (IAEM)
regb <= 12'd0;
else begin
if (ena)
if (rega[11])
regb <= !rega - 12'b1;
else
regb <= rega;
end
end
E-mail: info@telesys.ru