[an error occurred while processing this directive]
|
Данные на одной верны на положительный перепад clk, на другой на
отрицательный. Обрабатываться будут внутри как 16 битные. Частота высокая - Fclk = 125 Mhz. Как мне их получить внутри FPGA на положительный перепад? (просто пересинхронизировать на положительный перепад не получается, 4 ns мало). Если демультиплексировать на 2 8-битных регистра потом мультиплексировать, то как это синхронизировать. Может есть более изящное решение?
E-mail: info@telesys.ru