[an error occurred while processing this directive]
|
уже довела до исступления документация XILINX (скачал даж последнюю версию DS312 (v3.0) March 22, 2006):
Table 139: User I/Os Per Bank for the XC3S250E and XC3S500E in the PQ208 Package
CLK имеется 16шт, но внизу примечание что в правом и нижнем банках еще по 8, и они подсчитаны в графе DUAL: т.е. 32 всего получается
.
далее
.
Table 30: Direct Clock Input Connections and Optional External Feedback to Associated DCMs
- четко видно что для кристаллов 500К и ниже есть ТОЛЬКО 16шт GCLK
остальные 16 - только для старших кристаллов:
Table 31: Direct Clock Input Connections and Optional External Feedback to Associated Left-Edge DCMs (XC3S1200E and XC3S1600E Only)
Table 32: Direct Clock Input Connections and Optional External Feedback to Associated Right-Edge DCMs (XC3S1200E and XC3S1600E Only)
.
так сколько же их на самом деле в 500К ????
E-mail: info@telesys.ru