ISE, XST, Verilog : при описании регистра так: reg [0:clogb2(Clk_RATIO1-1)]Count1; (parameter Clk_RATIO1 = значение) синтезатор выдает ошибку (+) («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] ISE, XST, Verilog : при описании регистра так: reg [0:clogb2(Clk_RATIO1-1)]Count1; (parameter Clk_RATIO1 = значение) синтезатор выдает ошибку (+)

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено Doka 28 марта 2006 г. 17:07

ERROR:HDLCompilers:303 - "D:/..../clockgen.v" line 38 Function calls such as to 'clogb2' are not supported in constant expressions
/
почему так?.. ведь значение функции вроде как вычисляется при синтезе (вернее перед - что=-то типа препроцессора д.б. : чтобы вычислять значения по заранее заданным параметрам )

Составить ответ ||| Конференция ||| Архив

Ответы

Попробуйте(+) — cdg (28.03.2006 18:45 80.68.3.242, 144 байт)
- спасибо. лениво канешн , прийдется поставить еще и Synplify =) — Doka (28.03.2006 19:57 193.192.152.11, 144 байт)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание

E-mail: info@telesys.ru

Ответы

Отправка ответа