[an error occurred while processing this directive]
Ответ:
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
BasicHDL 17 марта 2006 г. 14:51
В ответ на: Как правильно сделать на Верилоге? отправлено
<font color=gray>Evgeny</font> 17 марта 2006 г. 12:22
SEL[2] =1 переводит в Z состояние input [7:0] A,B,C,D; input [2:0]SEL; output [7:0] Y;
assign Y=(SEL[2])? 8'dz: (SEL[1:0]==2'b01)?A: (SEL[1:0]==2'b01)? B : (SEL[1:0]==2'b10)? C :D;